经过前面的学习，已经知道了STA是在查什么，也对DC有了一定的了解，该部分对时钟的建模进行总结，对应的实践篇也在本文后给出。
我们需要分析时序路径，最基本的需要一个时钟，只要有了时钟，就可以解决寄存器到寄存器（Register to Register）的时序问题，换而言之，即计算建立时间保持时间，来验证是否符合预期，这将是占比很大的一部分时序路径。本节将主要介绍时钟的建模方式。

时钟的约束与建模

首先对时钟相关的基本知识进行介绍，然后在对DC中对时钟的处理进行总计学习。需要知道时钟的同步与异步与亚稳态的概念。