GuoDong の Blog

Vim 是 UNIX 文本编辑器 Vi 的加强版本,加入了更多特性来帮助编辑源代码。Vim 的部分增强功能包括文件比较（vimdiff），语法高亮，全面的帮助系统，本地脚本（Vimscript），和便于选择的可视化模式。 Vim 专注于键盘操作，这意味着带来丝滑操作的同，你需要花时间来学习，并值得花上更多的时间来掌握。在一般工作中更多的使用gvim，它是vim添加图形化界面后的版本，在linux与windows环境使用都很便捷。获取GVIM很容易，输入vim.org，下载你喜欢的vim版本即可，或者从任何你喜欢的途径获取。接下来为了使得演示同步进行，也会在本机安装系统（WIN11）下最新版本的GVIM。同时请确保你的PC已经安装了GVIM。 GVIM的安装（windows版本）你也可以点击这里直接下载，或者进入vim官网，打开下载栏目，选择你要下载的文件下载。如下图所示，下载成功，你将会得到一个gvim.exe的可执行文件在你的下载目录。 安装步骤 最后选择一个安装地址即可完成安装。安装完成后会在桌面创建三个快捷方式，点击桌面快捷方式gVim 9.0即可打开gvim，其余删除即可。 ...

MathType与Office公式编辑器区别许多论文或文献中含有大量较复杂的公式或者符号，为了使文章中的公式符号更加规范、美观，现在很多人选用MathType软件来编辑公式。MathType具有非常强大的公式编辑能力，和我们常用的Office软件结合非常紧密，能非常便捷的嵌入word和ppt文档。MathType与Office中自带的公式编辑器相比，具有以下的特点：1.MathType对每一项符号都有简单说明2.MathType分类更明细，说明更清楚，输入更方便3.MathType输入公式时可在常用公式类型下整体输入4.具有一些Office没有的符号详见MathType与Office公式编辑器区别 MathType的安装 1.首先打开MathType中文网的下载链接（https://www.mathtype.cn/xiazai.html），点击“免费下载”，目前最新版本是MathType7。详见如何正确地安装MathType 7？ MathType7.x的破解使用安装完成后，创建一个Mathtype7.reg文件，将其移动到你的安装目录。文本内容如下。 Windows Registry ...

本节为dc_labs系列的第一篇，主要根据自己对于lab的理解，简述实验的过程，同时对于笔者自己觉得需要进一步理解的进行总结学习。本节重点在于理解启动文件与DC的综合流程。建议与对应博文(DC学习笔记正式篇之零——综述与基本流程介绍)进行结合起来进行学习。该文为对应部分的实践篇的内容。本系列博文不会只是带着进行实验内容，个人觉得单纯跑一遍实验意义不大。会结合自己学习的理解进行部分展开。有问题欢迎留言一起学习。同时会对lab的内容进行一定的简化，完整的lab_guide(笔者已经进行了简单的翻译)请加入QQ群获取。 实验目标1，通过该实验可以学会配置DC的启动文件，同时对其中的配置部分进行理解学习2，理解DC做综合的流程，在topo拓扑模式下完成综合，体验synthesis flow3，学会自己获取DC的帮助界面进行相关命令的查询 实验流程该实验流程简单的对DC综合进行了一个概述，简单来说就是设置dc的启动文件，然后读入设计，读入约束，综合，生成报告，写入编译好的文件并保存，退出。这只是一个很top层的一个理解，重点在于清楚这些步骤，以及简单了解这些步骤是做什么就可以了，后续对于每一 ...

原文标题：How to install Xilinx ISE Design Suite 14.7 on Ubuntu 18.04 (with drivers)如何在lunux下安装ISE14.7！！升级了win11，发现ise彻底用不了了，然后在网上找相关的博文，基本上是明确了用不了了。只能使用替代方案，然后发现有两个方式linux或者是使用Xilinx提供的方案（个人感觉很蠢）。两种方式都会在后续给出，本文采取的是第一种，在linux下安装。你要是你不想自己安装，也可以直接使用博主提供的虚拟机直接使用。会在文末给出。亲测方法可行，不建议小白自行安装 首先说明，Ubuntu18.04是博主经过很多测试，redhat6.6/7.8.Ubuntu20多种环境测试安装后选择的可以实现功能的系统，建议使用该系统版本进行安装！！！折腾了两三天的时间……其中Ubuntu20版本太高，更多问题，redhat6.6等资料太少，而且驱动没有办法安装，换源，挂载本地源都试过了，ISE与modelsim都是可以的，就是没有办法安装驱动…… Win11下ISE的两种安装方式第一是自行搭建一个li ...

有一个概括性的大纲，对于初学者的接收信息有一个类似于能力地图一样的东西，可以点亮一个个知识点，同时可以知道自己是在学习什么以及那些还没有学习。同时应该去学那些。很多资料都是DC_SG(Student Guide)，或者其他内容的翻译，对应DC_labs的教程就是不能是单纯的跑脚本，对于本质的讲解以及自己本身进一步的理解需要添加进去。尽可能的对于复制粘贴的东西多一些自己的理解。对应的DC思维导图将会分享出来。同时对应的资料也会进行分享。

经过前面的学习，已经知道了STA是在查什么，也对DC有了一定的了解，该部分对时钟的建模进行总结，对应的实践篇也在本文后给出。我们需要分析时序路径，最基本的需要一个时钟，只要有了时钟，就可以解决寄存器到寄存器（Register to Register）的时序问题，换而言之，即计算建立时间保持时间，来验证是否符合预期，这将是占比很大的一部分时序路径。本节将主要介绍时钟的建模方式。 时钟的约束与建模首先对时钟相关的基本知识进行介绍，然后在对DC中对时钟的处理进行总计学习。需要知道时钟的同步与异步与亚稳态的概念。

前面介绍了STA部分，综合库的内容结束了基础部分，接下来是DC的使用篇。该部分首先会介绍DC的流程，然后对时序部分进行介绍，接下来是环境属性与较为复杂的时序约束的介绍。期间会有与之对应的dc_labs来帮助进行理解。dc_labs将会同步更新在对应的专栏下。需要结合起来进行学习！本文将会首先回顾DC在IC flow中的位置与作用，然后介绍相关DC的理论，最后是实践部分，该实践部分使用的是lab 1中的内容。 DC Synthesis 综述部分DC Synthesis是IC设计前端与后端的分界线，或者说是桥梁，将RTL代码转化为门级网表的形式。需要使用SDC约束来体现PAP。更具体的可以参见博主的另一篇博文：数字IC设计流程总结 DC综合的三个阶段 综合是使用软件的方法来设计硬件， 然后将门级电路实现与优化的工作留给综合工具的一种设计方法。 它是根据一个系统逻辑功能与性能的要求， 在一个包含众多结构、 功能、 性能均已知的逻辑元件的单元库的支持下， 寻找出一个逻辑网络结构的最佳实现方案。 即实现在满足设计电路的功能、 速度及面积等限制条件下， 将行为级描述转化为指定的技术库中单元电 ...

个人博客的搭建首先需要知道自己为什么需要搭建，才能选择一个合适的平台。笔者本身并不是做软件前端设计，基本上是没有基础的，搭建博客的目的就是为了给自己一个小小的慰藉，有一个自己的小平台，可以记录自己的留下来的痕迹，因为比较喜欢念旧啦~也是喜欢，并不要很多人来看，做一件事情开心最重要啦 ，只要自己开心，有没有关注其实也并不是那么重要的了，不是吗？有了自己的选择，就可以开始进一步的环境搭建。至于网站的内容，可以选择自己熟悉的内容，可以是你自己领域内的专业笔记，也可以是自己小小的心得体会，不想对别人说的话。最后笔者也是小白，本文的角度同样如此。 搭建博客平台github-page/gitee-page–>github-page+vercel–>云服务器这里需要安装git与基本的使用。然后是安装nvs。nvs是用来安装配置node的。可以很方便的进行node的版本管理。强烈建议使用nvs来进行nodejs的安装。 主题的选择想搭建一个人博客，开始接触的可能是部署在GitHub上。笔者自己使用的是Hexo框架，使用的主题开始是ayer，后来使用的是butterfly，建 ...

该文章配合hexo博文写作——Typora的使用进一步完善博文写作的准备部分。 写作的基本操作模板自定义在新建文章时，Hexo 会根据 scaffolds 文件夹内相对应的文件来建立文件。打开scaffolds目录下，修改post.md的内容。如下是博主设置的文章模板，以后新建文章如下模板会自动添加在文章头。 ---title: {{ title }}date: {{ date }}cover: password:description:tags:categories:top_img: false--- 草稿他是Hexo的一种特殊布局：draft，这种布局在建立时会被保存到 source/_drafts 文件夹，您可通过 publish 命令将草稿移动到 source/_posts 文件夹，该命令的使用方式与 new 十分类似，您也可在命令中指定 layout 来指定布局。 hexo publish [layout] <title> 草稿默认不会显示在页面中，您可在执行时加上 --dra ...

在前一部分介绍了什么是STA，STA在数字IC设计流程中的位置，优点。该博文继续介绍STA，先通过一个简单的例子来引入，然后介绍一些STA的有关定义。我们的目的是为了建立一个模型，将我们的Verilog HDL语言综合的Schematic原理图转换为数学模型，这样就能使用计算机来进行分析时序。从而可以保证时序收敛。 引例先看下面一个例子，先做一个简单的介绍，有没有接触过的定义会在后面进行介绍，主要是通过引例使得后面的定义更好理解。可以暂时不需要理解，但是看完本后可以通过这个引例来进一步进行学习。下面的几个图可以理解是时序分析的核心了，理解他们可以帮助理解很多问题 T1：为基准时钟与时钟到达一级寄存器的偏斜时间T2：为基准时钟与时钟到达二级寄存器的偏斜时间Tco：数据在寄存器中传输的延时 Tsu：建立时间，寄存器的时钟信号有效沿到来之前数据必须稳定的最小时间 Thold：保持时间，寄存器的时钟信号有效沿到来之后数据必须稳定的最小时间 Tdata：数据经过一级寄存器（或经过组合逻辑），进入二级寄存器输入端的延时时间CLK1：基准时钟经过延时后达到一级寄存器的时钟CLK2：基准时钟 ...